Memristores e EaPU: como a IA pode treinar com muito menos energia

Modelos de inteligência artificial continuam a escalar em tamanho e complexidade, e os laboratórios, por sua vez, tentam evitar um desfecho óbvio: uma fatura de energia que não fecha.

Um grupo de pesquisadores na China trouxe uma proposta pouco intuitiva: recorrer a componentes analógicos naturalmente imperfeitos, admitir pequenas discrepâncias nos cálculos e, com isso, reduzir de forma drástica o gasto elétrico dos sistemas de IA mais pesados - especialmente os baseados em redes neurais profundas.

O problema energético da IA que ninguém consegue ignorar

Atualmente, treinar modelos grandes de IA exige uma quantidade expressiva de eletricidade. Há centros de dados inteiros dedicados a processar bilhões de parâmetros em supercomputadores com GPUs de alto desempenho. E, a cada ajuste de peso dentro de uma rede neural, ocorrem novas leituras e gravações em memória - um ciclo que custa caro tanto em tempo quanto em consumo elétrico.

Com a disseminação dos grandes modelos de linguagem e dos geradores de imagens, essa pressão só aumenta. Algumas projeções apontam que, sem mudanças no desenho de hardware e arquitetura, o consumo energético da IA pode virar um gargalo econômico e ambiental, freando o avanço do setor ou forçando investimentos enormes em infraestrutura elétrica.

A nova abordagem chinesa aponta para redes neurais capazes de aprender gastando até um milhão de vezes menos energia que sistemas baseados em GPUs.

Um salto dessa ordem não depende apenas de ajustes de software. Ele exige alterar, na base, como os cálculos são feitos - aproximando o hardware do modo como o cérebro humano lida com informação.

Memristores: os “neurônios” de hardware que lembram o passado

O elemento central do estudo é o memristor, um componente eletrônico que ainda não é popular fora do meio técnico. Ao contrário de um resistor convencional, ele “lembra”: seu estado elétrico é influenciado pelo histórico de corrente que já passou por ele. Em termos práticos, funciona como uma sinapse artificial que registra o nível de estímulo recebido.

Essa propriedade viabiliza uma ideia de alto impacto: executar os cálculos da rede neural diretamente onde os dados ficam armazenados, em vez de transportar informação o tempo todo entre processador e RAM. Esse paradigma - conhecido como computação em memória analógica - ataca um dos principais custos da IA contemporânea: o tráfego incessante de dados dentro do chip.

• Resistência com memória: o memristor altera seu estado e mantém esse novo valor.
• Cálculos locais: as operações são executadas no mesmo lugar em que os dados residem.
• Menos tráfego interno: menos bits circulando significa menos energia consumida.

O obstáculo é que esses dispositivos, na prática, são barulhentos e pouco precisos. Variações físicas, ruído elétrico e limites dos materiais fazem com que o valor gravado raramente seja exato. Em arquiteturas clássicas, esse tipo de imperfeição pode comprometer a precisão do modelo e até desestabilizar o treinamento.

Como transformar imperfeição em vantagem com a técnica EaPU

Pesquisadores do laboratório de Zhejiang, na China, seguiram por um caminho diferente: em vez de tentar “corrigir” os defeitos dos memristores, por que não levar essas limitações para dentro da própria regra de aprendizagem? Dessa proposta nasceu o EaPU, abreviação de error-aware probabilistic update (atualização probabilística consciente de erros).

Na prática, o sistema abandona a ideia de atualizar compulsivamente todos os parâmetros da rede a cada etapa de treino. Ele passa a priorizar apenas as alterações realmente relevantes - isto é, mudanças que superam um certo limiar, compatível com o nível de erro que os memristores conseguem tolerar.

Com EaPU, menos de 0,1% dos parâmetros são atualizados a cada etapa, reduzindo drasticamente as operações de escrita – a parte mais cara em energia.

Isso produz três consequências diretas:

• Menos energia por treinamento: gravar em memristores consome muito mais energia do que apenas ler; ao cortar o número de escritas, o ganho é grande.
• Vida útil maior: cada ciclo de escrita desgasta o dispositivo; com menos atualizações, a durabilidade cresce de maneira expressiva.
• Treino mais estável: o método evita reagir a oscilações minúsculas, o que ajuda a amortecer ruídos e tornar o aprendizado mais consistente.

Números que chamam atenção

Os dados publicados na Nature Communications destacam o método quando comparado a outras abordagens que também usam memristores:

Parâmetro avaliado	Antes do EaPU	Com EaPU
Energia de treinamento	Referência	Até 50 vezes menor
Vida útil do dispositivo	Referência	Até 1.000 vezes maior
Precisão em relação a outros esquemas com memristor	Base	Cerca de 60% melhor
Energia versus sistema com GPU	GPU = 1	~1.000.000 vezes menos energia

De acordo com os autores, a precisão obtida chega perto do que se observa hoje em supercomputadores digitais tradicionais - mas com um custo energético incomparavelmente inferior.

Testes com imagens apontam caminho para modelos maiores

Para demonstrar a viabilidade, os cientistas trabalharam com uma matriz de memristores de 180 nanômetros, um processo de fabricação que nem está entre os mais avançados. Nesse arranjo, eles treinaram redes neurais voltadas a duas tarefas bem definidas: redução de ruído em imagens e super-resolução, técnica que eleva o nível de detalhe de fotos e de quadros de vídeo.

O desempenho ficou alinhado ao de métodos convencionais, porém com gasto de energia muito menor. Esse detalhe tem apelo industrial, porque aplicações de visão computacional em dispositivos de borda - como câmeras inteligentes e sensores - dependem justamente de soluções compactas e eficientes.

Redes neurais em memristores podem levar processamento de IA avançado para perto da fonte de dados, sem depender o tempo todo da nuvem.

A técnica pode chegar aos grandes modelos de linguagem?

Uma dúvida central é se o EaPU consegue escalar para os LLMs - os grandes modelos de linguagem usados em chatbots e assistentes virtuais. Os pesquisadores avaliam que sim. Por enquanto, o limitador foi o hardware disponível no laboratório, que não comporta redes gigantes.

A base do método não depende de uma tarefa específica. Em tese, qualquer rede neural profunda com muitos parâmetros pode tirar proveito de atualizações probabilísticas e de uma tolerância controlada a pequenos erros. Caso isso se confirme em modelos de linguagem, o impacto no custo de treinamento da IA generativa pode ser relevante.

Outro aspecto promissor é que a ideia não parece ficar presa aos memristores. O grupo sugere que o mesmo princípio pode se estender a outras tecnologias de memória não convencional, como:

• transistores ferroelétricos, que unem lógica e armazenamento;
• memória magnética de acesso aleatório (MRAM), já testada por grandes fabricantes de chips;
• outros dispositivos analógicos emergentes voltados à computação em memória.

Riscos, desafios e o que ainda falta comprovar

Apesar dos resultados chamarem atenção, há barreiras importantes antes de qualquer adoção em larga escala em data centers comerciais. Produzir memristores com comportamento estável em volume ainda é difícil. Pequenas variações entre lotes podem exigir calibração cuidadosa, com impacto direto em custo e confiabilidade.

A flexibilidade também entra em jogo. GPUs e CPUs digitais são altamente generalistas: o mesmo equipamento atende treinamento, inferência, simulações científicas e até jogos. Já arquiteturas analógicas em memória tendem a ser mais especializadas, construídas para certos tipos de rede e operações. Isso implica novas ferramentas, novos fluxos de desenvolvimento e, possivelmente, uma requalificação da comunidade de engenharia de IA.

Por que aceitar erros ajuda a economizar energia

Há um ponto conceitual por trás da proposta: o EaPU dá certo porque a própria IA, por natureza, convive bem com imprecisão. Redes neurais não dependem de resultados matemáticos perfeitos em cada operação; elas se ajustam por aproximação, reduzindo o erro ao longo de muitos exemplos.

Dentro desse quadro, pequenas diferenças causadas por hardware analógico não necessariamente degradam o modelo - desde que permaneçam dentro de um limite aceitável. O segredo está em equilibrar tolerância ao erro com atualizações seletivas, algo que a estratégia probabilística tenta formalizar.

Trata-se, no fundo, de uma troca entre precisão e custo energético: admitir um pouco de ruído para obter redes muito mais baratas de treinar e executar. Em contextos em que cada watt importa - como grandes fazendas de servidores ou equipamentos alimentados por bateria - essa troca pode ser especialmente vantajosa.

Possíveis cenários práticos e efeitos em cadeia

Se esse tipo de arquitetura se consolidar, alguns desdobramentos se tornam mais plausíveis:

• data centers de IA com consumo muito menor, reduzindo a conta de energia e a pressão sobre a infraestrutura elétrica;
• modelos generativos retreinados com maior frequência, já que o custo energético deixa de ser tão proibitivo;
• dispositivos de borda - celulares, roteadores e sensores industriais - rodando IA avançada localmente, sem enviar tudo para a nuvem.

Ao mesmo tempo, aparecem novos desafios: como auditar decisões em sistemas analógicos sujeitos a ruído? Como garantir reprodutibilidade quando há variações físicas ligadas a temperatura e envelhecimento dos componentes? Essas perguntas ainda pedem pesquisa adicional e padrões técnicos específicos.

Mesmo assim, a direção sugerida pelo trabalho é nítida: aproximar o hardware de como o cérebro processa informação - usando componentes que calculam e armazenam ao mesmo tempo - pode desfazer a ligação direta entre IA de ponta e consumo energético explosivo.